company news media news corporate culture notice periodical
启珑微电子(Chiplon)推出的CLM2543模数转换器ADC_功能说明
Date:2022-05-07 Souce:

第一次使用串行AD转换器件,控制电路采用FPGA进行控制。用FPGA进行控制,可以实现转换速度很高,而且AD在转换时,效率高,控制更简单。 

CLM2543是12 bit串行A /D转换器,使用开关电容逐次逼近技术完成A /D转换过程由于是串行输入结构,能够节省51系列单片机的I/O资源。 其特点有:

1)12位分辨率A/D转换器

2)11个模拟输入通道

3)3种内置自检模式

4)内建采样保持功能

5)66ksps的采样速率

6)在工作温度范围内10μs转换时间

7)SPI串行接口

8)线性度误差最大为±1LSB

9)低供电电流(1mA典型值)

10)掉电模式电流为4μA

11)片上系统时钟

12)可编程的MSB或LSB前导

13)有转换结束(EOC)输出

14)具有单、双极性输出

15)可编程的输出数据长度

1.CLM2543的引脚

A IN0~A IN10为模拟输入端; /CS为片选端; D IN为串行数据输入端;DOUT为A /D转换结果的三态串行输出端; EOC为转换结束端; CLK为I/O时钟; REF +为正基准电压端; REF - 为负基准电压端;VCC为电源; GND为地。

2.CLM2543的使用方法

2. 1控制字的格式控制字为从DATE INPUT端串行输入的8 bit数据, 它规定了

CLM2543要转换的模拟量通道、转换后的输出数据长度以及输出数据的格式。其中高4 bit (D7~D4)决定通道号,对于0通道至10通道,该4bit为0000~1010H,当为1011~1101时,用于对CLM2543的自检,分别测试(Vref + +Vref2 ) /2、Vref + 、Vref2的值,当为1110时, CLM2543进入休眠状态. 低4 bit决定输出数据长度及格式,其中D3、D2决定输出数据长度, 01表示输出数据长度为8 bit, 11表示输出数据长度为16 bit,其他为12 bit. D1决定输出数据是高位先送出,还是低位先送出,为0表示高位先送出. D0决定输出数据是单极性(二进制)还是双极性(2的补码) ,若为单极性,该位为0,反之为1。

2. 2转换过程

上电后,片选/CS必须从高到低,才能开始一次工作周期,此时EOC为高,输入数据寄存器被置为0,输出数据寄存器的内容是随机的。开始时,片选/CS为高, I/O CLOCK、DATA INPUT被禁止,DATA OUT呈高阻状态, EOC为高。使/CS变低, I/O CLOCK、DATA INPUT使能, DATA OUT脱离高阻状态。12个时钟信号从I/O CLOCK端依次加入,随着时钟信号的加入,控制字从DATA INPUT一位一位地在时钟信号的上升沿时被送入CLM2543 (高位先送入) ,同时上一周期转换的A /D数据,即输出数据寄存器中的数据从DATA OUT一位一位地移出。CLM2543收到第4个时钟信号后,通道号也已收到,此时TLC2543开始对选定通道的模拟量进行采样,并保持到第12个时钟的下降沿。在第12个时钟下降沿, EOC变低,开始对本次采样的模拟量进行A /D转换,转换时间约需10μs,转换完成后EOC变高,转换的数据在输出数据寄存器中,待下一个工作周期输出。此后,可以进行新的工作周期。