先进的多总线体系结构,有三条独立的16位数据存储总线和一条程序存储总线
40位算术逻辑单元(ALU),包括一个40位桶式移位器和两个独立的40位累加器
17×17位并行乘法器与40位专用加法器耦合
用于非流水线的单周期乘积/累加(MAC)操作
比较、选择和存储单元(CSSU),用于Viterbi 操作符的累加/比较选择
在一个循环周期中,指数编码器用来计算一 个40位累加器的指数值
两个地址产生器,其带有八个辅助寄存器和 两个辅助寄存器算术单元(ARAUs)
具有总线保持功能的数据总线
具有1M×16位最大可寻址外部程序空间的
扩展寻址模式
4K×16位片上ROM(只读存储器)
16K×16位双址片上RAM(随机存储器)
单指令重复和块重复操作程序代码
块内存移动指令,用于高效的编程和数据管理
带有32位长的字操作数的指令
具有2/3操作数读取的指令
CLM320VC5402定点数字信号处理器是基于改进的 RISC-V CPU内核,该内核具有一个程序存储总线和三个数据存储总线。该处理器提供了一个具有高度并行性的算术逻辑单元、专用硬件逻辑、片上存储器以及其他片上外围器件。CLM320VC5402具有的操作灵活性和高速的技术基础是它具有高度专业化的指令集。单独程序编程和数据空间允许同时访问程序指令和数据,从而提供高度的并行性。可以在一个周期内执行两次读取操作和一次写入操作。具有并行存储和特定应用的指令可以充分利用此体系结构。另外,可以在数据和程序之间进行数据的传输。这种并行性支持在单个机器周期内执行强大的算术、逻辑和位处理操作。另外,CLM320VC5402包括用于管理中断、重复操作和函数调用的控制机制。
先进的多总线体系结构,有三条独立的16位数据存储总线和一条程序存储总线
40位算术逻辑单元(ALU),包括一个40位桶式移位器和两个独立的40位累加器
17×17位并行乘法器与40位专用加法器耦合
用于非流水线的单周期乘积/累加(MAC)操作
比较、选择和存储单元(CSSU),用于Viterbi 操作符的累加/比较选择
在一个循环周期中,指数编码器用来计算一 个40位累加器的指数值
两个地址产生器,其带有八个辅助寄存器和 两个辅助寄存器算术单元(ARAUs)
具有总线保持功能的数据总线
具有1M×16位最大可寻址外部程序空间的
扩展寻址模式
4K×16位片上ROM(只读存储器)
16K×16位双址片上RAM(随机存储器)
单指令重复和块重复操作程序代码
块内存移动指令,用于高效的编程和数据管理
带有32位长的字操作数的指令
具有2/3操作数读取的指令
智能扬声器
恒温器
数码听诊器
陆地移动无线电
可视门铃